半導体の微細化はどこまで進むのだろうか？ Imecが2026年版ロードマップを公開し、2038年には0.3nmノードへの到達を示した。
この記事でわかること：
- Imecが示す半導体微細化の時間軸
- CFETトランジスタが現実的になるノード世代
- ムーアの法則の「再定義」という新たな視点
- 密度指標としてのセルサイズの重要性
⏱ 約3分で読めます
ソース記事のタイトル情報に基づき、確認できる事実のみを整理しています。詳細な数値・背景については元記事（Tom’s Hardware）を必ずご参照ください。
【結論】押さえるべき重要ポイント4選#
- 2038年に0.3nmノードへ到達する見通しをImecが示した
- 0.7nmノードの世代でCFETトランジスタが実用的になると位置付けられている
- Imecはムーアの法則を再定義するという踏み込んだ表現を用いている
- 密度を測る指標として、セルサイズの重要性が増している
各ポイントの背景は、以下のセクションで順に掘り下げる。
Imecのロードマップとは？基本概念の解説#
Imecはベルギーを拠点とする半導体研究機関だ。 毎年ロードマップを更新し、業界の微細化トレンドを示す。 今回公開されたのは2026年版ロードマップである。
「ノード」とは半導体製造プロセスの世代を示す呼称だ。 数値が小さいほど、トランジスタをより細かく集積できることを意味する。
ただし、ノード名称と実際の物理寸法の対応関係は各社で異なる場合がある。詳細は元記事を参照。
今回のロードマップが注目される理由のひとつは、単なる微細化の予測にとどまらず、密度の測り方そのものを見直す視点が含まれている点だ。
主な技術仕様と時間軸#
ソース記事のタイトルから確認できる主要な技術情報を整理する。
| 項目 | 内容 |
|---|---|
| 目標ノード | 0.3nm（2038年到達見込み） |
| CFETが有望になるノード | 0.7nm 世代 |
| ロードマップのバージョン | 2026年版 |
| 注目の密度指標 | セルサイズ |
CFETトランジスタとは？#
CFET（Complementary FET）とは、nチャネルとpチャネルのトランジスタを垂直方向に積み重ねる構造のトランジスタ技術だ。 平面的な面積を増やさずに集積度を上げる手法として研究されている。
Imecのロードマップでは、0.7nmノードの世代でこのCFETが実用的な選択肢として成立すると位置付けられている。
CFETの詳細な性能特性や製造コストについては、元記事を参照されたい。
次のセクションでは、ムーアの法則の「再定義」という表現が何を意味するのかを見ていく。
ムーアの法則の再定義とセルサイズの重要性#
Imecは今回、ムーアの法則を再定義するという表現を用いている。
ムーアの法則とは、集積回路上のトランジスタ数が約2年ごとに倍増するという経験則だ。 長年、半導体業界の目標指標として機能してきた。
Imecが注目しているのはセルサイズという概念だ。 セルサイズとは、回路の基本単位となるセルの面積を指す。 微細化が進む中で、トランジスタ数だけでなくセルサイズが密度の重要な指標になりつつあるというのがImecの主張だ。
なぜセルサイズが重要なのか、具体的な技術的根拠については元記事を参照。
この視点の転換は、今後の半導体設計・製造評価の指標にも影響を及ぼしうる動きだ。
業界への影響#
Imecのロードマップが示す内容は、半導体業界にとって複数の意味を持つ。
- 微細化の継続可能性：0.3nmという水準まで技術ロードマップが描かれており、微細化の余地が残っていることが示された
- 新構造トランジスタの台頭：CFETが特定のノード世代で実用化フェーズに入るという見通しが示された
- 評価軸の変化：セルサイズという指標がトランジスタ数と並んで密度評価の軸になりうる
各社の製造スケジュールや投資動向との関連については、ソース記事に記載がないため、詳細は元記事を参照されたい。
まとめ#
Imecの2026年版ロードマップのポイントを振り返る。
- 2038年に0.3nmノードへの到達が示された
- 0.7nmノードでCFETトランジスタが実用的な選択肢となる
- ムーアの法則が再定義され、セルサイズが密度指標として重要になっている
半導体の微細化は今後も続くが、その「測り方」や「構造」が変わっていくことが今回のロードマップの核心といえる。
📖 より詳しい情報は元記事をご確認ください： Tom’s Hardware – Imec’s 2026 roadmap details
