D-Waveが量子ゲート方式で新たな一歩――デュアルレールqubitのもつれ実証#
量子コンピューティング企業D-Waveは、「デュアルレールqubit」と呼ばれるアーキテクチャを用いた2量子ビットゲートの実証結果をNature誌に発表した。同技術がもつ最大の特長——エラータイプの階層構造——を量子もつれ操作後も維持できることを示したことが、今回の発表の核心となっている。
D-Waveとは？ゲート方式への転換#
D-Waveは量子コンピューティング業界の中でも異色の存在だ。創業は1990年代まで遡り、同社が最初に世に送り出したのは「量子アニーラー」と呼ばれるマシンだった。IBMやGoogleが開発するような汎用量子コンピュータではなく、最適化問題に特化したハードウェアである。
しかし数年前から同社は、汎用的な「ゲート方式」量子コンピュータの開発にも着手。さらに今年、イェール大学からスピンアウトしたスタートアップ「Quantum Circuits」を買収した。このスタートアップが開発してきたのが、今回の論文の主役であるデュアルレールqubitだ。同技術はAmazonも採用していることで知られている。
デュアルレールqubitとは何か#
デュアルレールqubitの基本構造は、左右に連結された2つの「共振器（レゾネーター）」から成る。この系に光子を1つ入れると、測定時には必ず左か右のどちらかの共振器に存在する。ただし量子力学的には、光子が左右両方の共振器に「重ね合わせ」の状態で存在することも可能だ。この性質が量子ビットとして機能する。
このアーキテクチャの最大の利点はエラーの種類とその検出しやすさにある。最も頻繁に起きるエラーは「光子の消失」（フォトンロス）であり、情報が失われるため「消去qubit（erasure qubit）」とも呼ばれる。次に多いのが「位相フリップ」、そして「ビットフリップ」は非常にまれとなる。重要なのは、フォトンロスは追加の量子ビットを使った誤り訂正コードを必要とせず、専用ハードウェアで比較的容易に検出できる点だ。
残りのエラーに対応するための誤り訂正コードは依然として必要だが、エラーの種類ごとの頻度差が大きいため、よりシンプルで小規模なコードで対応できる可能性がある。D-Waveはこの特性を活かし、少ないハードウェア規模で実用的な量子計算を実現できると見込んでいる。
今回の実証実験：もつれ操作でもエラー階層は維持された#
D-Waveの研究チームが今回の論文で目指したのは、主に3点だ。
- 2つのデュアルレールqubit間でのもつれ（エンタングルメント）の実証
- 実用的な量子計算に十分な速度での操作
- メモリとして静止している状態と同様のエラー階層の維持
実験では、それぞれ2つの結合共振器からなるデュアルレールqubitのペアを用意し、その間に「調整可能なカプラ（tunable coupler）」を配置した。もつれ操作のプロセスは極めてシンプルで、「カプラをオンにして待ち、オフにする」というものだ。この「待ち」の時間は約200ナノ秒、操作全体では約500ナノ秒で完了する。
D-WaveのTrevor Lanting氏はArs Technicaに対し、「デュアルレールデバイスの高い忠実度に加え、高速なもつれ操作を実現できている」と述べている。
エラーの観点では、1回のもつれ操作当たりのフォトンロス率は約0.5%であり、他の種類のエラーの約5倍の頻度で発生した。論文によれば、ビットフリップは10⁻⁶レベルで「事実上存在しない」とされており、メモリ使用時と同様のエラー階層が維持されていることが確認された。
なお、Amazonのシステムがデュアルレールqubit同士を直接もつれさせる必要がないのは、qubit間の接続に「トランズモン」と呼ばれる別のqubitを介在させる設計を採用しているためだと、ソース記事は説明している。
残された課題と今後のロードマップ#
もちろん、課題もある。論文自体が認めているように、ゲート操作の回数が増えるにつれてエラー率が予想外に二次的（quadratic）に上昇する現象が確認された。原因としてはキャリブレーションパラメータのドリフト、またはカプリングトランズモンの周波数変動が提案されている。
また、量子計算の途中でエラーを検出する「mid-circuit erasure detection（回路実行中の消去検出）」もまだ開発途上だ。Lanting氏は「計算終了時だけでなく、回路実行中に検出する手法を開発中であり、アイデアとロードマップがある」と述べている。
D-Waveは2028年までに181量子ビット規模のデュアルレールシステムの実現を計画しており、そこで複数の「表面符号（surface code）」による誤り訂正手法をテストする予定だ。その後の目標は、100以上の論理量子ビットをホストできるハードウェアの構築となる。
まとめ#
D-Waveは今回のNature論文により、デュアルレールqubitが2量子ビット操作においてもエラー階層を維持できることを示した。これは同技術が誤り訂正において有利な特性を持つことの重要な証拠となる。一方で、ゲート回数増加時のエラー率上昇や回路途中でのエラー検出など、実用化に向けた課題も明確になっている。2028年の181量子ビット達成という目標に向け、今後の進展が注目される。
筆者の見解: デュアルレールqubitのエラー階層維持という特性は、量子誤り訂正のオーバーヘッド削減において理論上大きな利点となりうる。D-Waveがこの特性を実際のシステム規模でどこまで維持できるか、2028年のマイルストーンが一つの試金石になるだろう。
出典: D-Wave shows off its new entry in quantum computing race
