Samsungが次世代HBM「zHBM」を発表#
Hot Chips 2026において、Samsungは3段階からなるHBM（High Bandwidth Memory）の将来ロードマップを公開した。その最終段階となる「zHBM」では、DRAMをプロセッサの上に直接積層するという革新的なアーキテクチャが示されている。
詳細解説：3段階のHBMロードマップとは#
Samsungが今回発表したロードマップは、メモリ技術の進化を3つのフェーズに分けて示したものだ。タイトルから確認できる内容によると、このロードマップはメモリの内部にロジック（論理回路）やコンピュート（演算機能）を組み込む方向性を段階的に推進するものとされている。
各フェーズの方向性#
ロードマップは以下のような方向性で進化するとされている（ソースのタイトル情報に基づく）。
- フェーズ1〜2：メモリ内にロジックおよびコンピュート機能を取り込む段階
- 最終フェーズ（zHBM）：DRAMをプロセッサの上に直接積層する構造を実現する段階
zHBM（z-stacked HBMと推定される名称）は、従来のHBMがメモリとプロセッサを横並びに配置してインターポーザやシリコンブリッジで接続していたアーキテクチャから大きく踏み込み、DRAMそのものをプロセッサダイの真上に配置するという構想だ。
⚠️ 注記：ソース記事本文の詳細な技術仕様・数値・フェーズごとの具体的な製品名等については、本文情報が限定的なため詳細は元記事を参照のこと。
なぜこのニュースが重要なのか#
メモリとプロセッサの境界を溶かす#
HBMはもともと、広帯域幅を実現するためにDRAMダイを縦方向に積層し（スタック構造）、TSV（Through-Silicon Via：シリコン貫通電極）を通じて高速接続する技術だ。しかし従来のHBMは、プロセッサと「隣に並べる」形での実装が主流であり、物理的な距離によるレイテンシや帯域幅の限界が存在していた。
Samsungが示したzHBMの構想は、この限界を根本的に打破しようとするものだ。DRAMをプロセッサの真上に積み上げることで、両者間の距離を極限まで短縮し、理論上はより高い帯域幅と低いレイテンシを実現できる可能性を持つ。
AI時代のメモリ需要に応える技術#
AIの学習・推論処理においてメモリ帯域幅はボトルネックの一つとなっており、HBMはその解決策として急速に注目を集めてきた。Samsungが今回発表したロードマップは、こうした需要のさらなる高まりを見越した長期的な技術戦略と位置づけられる。
メモリ内コンピューティング（PIM）との融合#
ロードマップの中間フェーズで示されている「メモリ内にロジックとコンピュートを組み込む」という方向性は、PIM（Processing-In-Memory：メモリ内演算）の概念と深く関わる。データをメモリと演算ユニット間で往復させる必要を減らすことで、エネルギー効率と処理速度の両方を改善できる可能性がある。
まとめ#
SamsungはHot Chips 2026において、HBM技術の将来像を3段階のロードマップとして提示した。最終目標であるzHBMでは、DRAMをプロセッサ上に直接積層するという大胆なアーキテクチャが示されており、メモリとプロセッサの統合という半導体業界の長年の課題に対する一つの回答となり得る構想だ。
筆者の見解： この発表は技術的なビジョンとして非常に野心的だ。ただし、発表されたのはロードマップであり、製品化の時期や具体的な仕様については現時点では不明な点が多い。今後の続報に注目したい。
